Každý vysokorýchlostný transceiver obsahuje dva kanály, vysielač a prijímač. Vysielač a prijímač sa skladajú z fyzickej kódovacej podvrstvy (PCS, p-field si-cal coding sublayer) a z ďalšej podvrstvy fyzického média (PMA, physical). média dodatočná podvrstva) pozostáva z dvoch častí.
PCS obsahuje hard-core logickú implementáciu digitálnych funkcií v transceiveroch kompatibilných s podporovanými protokolmi, prenosové kanály zahŕňajú fázovú kompenzáciu FIFO, bajtový serializátor, 8B/10B kodér a ďalšie moduly; Medzi prijímacie kanály patrí zarovnávač slov, FIFO, 8B/10B dekodér, bajtový deserializátor, bajtový sekvencer, fázová kompenzácia FIFO a ďalšie moduly.
PMA obsahuje analógové obvody pre I/O vyrovnávacie pamäte, CDR, serializátor/deserializátor (SER/DES) a programovateľné predbežné zdôraznenie a ekvalizáciu na optimalizáciu výkonu sériovej dátovej cesty.
Keď kanál transceivera zariadenia funguje, výstupné paralelné dáta v architektúre FPGA sa prenášajú cez vysielač PCS a PMA a nakoniec sa konvertujú na sériové dáta a odosielajú sa. Prijaté vstupné sériové dáta sa prenesú do FP v sériovom dátovom formáte prostredníctvom spracovania prijímača PMA a PCS, aby sa uskutočnil ďalší krok spracovania.